本文目录

• arm和x86架构有没有本质的区别
• x86架构和arm架构的区别是什么
• X86-64详细资料大全
• x86处理器用了什么指令集
• X86与Arm架构的区别，以及新兴开源指令集架构
• X86指令集的内容有哪些
• x86架构是什么意思
• CPU处理器架构之争系列（一）：英特尔经典x86架构
• X86服务器一般使用的是精简指令集对吗

arm和x86架构有没有本质的区别

本质区别就是arm架构属于精简指令集（RISC），x86属于复杂指令集（CISC）。ARM处理器的主要特点是指令较少，功能精简，需要用较多的指令完成运算工作，设计比较简单，体积小，成本低，功耗低，采用ARM架构设计CPU的主要代表公司包括高通、联发科、展锐、全志、瑞芯微、三星、晶晨、海思、飞思卡尔、爱立信等。x86处理器的主要特点是指令多，功能较强，可以用较少的指令完成复杂的工作运算，电路设计复杂，成本比较高，主要代表公司包括：英特尔、超威、威盛、兆芯等。

x86架构和arm架构的区别是什么

X86架构是X86指令集，它属于CISC指令集。ARM架构是ARM指令集，属于RISC指令集。x0dx0aX86是冯若依曼结构，ARM是哈弗结构，这个不一定，比如ARM7TDMI用的就是冯若依曼结构。x0dx0a x0dx0a其实都是差不多，X86指令多，应用范围广，但效率就显得低一点，ARM指令少，应用范围小，效率显得高。

X86-64详细资料大全

x86-64 （ 又称 x64 ，即英文词 64 -bit e x tended，64位拓展 的简写）是x86架构的64位拓展，向后兼容于16位及32位的x86架构。x64于1999年由AMD设计，AMD首次公开64位集以扩展给x86，称为“ AMD64 ”。其后也为英特尔所采用，现时英特尔称之为“ Intel 64 ”，在之前曾使用过“Clackamas Technology” (CT)、“IA-32e”及“EM64T”。

苹果公司和RPM包管理员以“x86-64”或“x86_64”称呼此64位架构。甲骨文公司及Microsoft称之为“x64”。BSD家族及其他Linux发行版则使用“x64-64”，32位版本则称为“i386”（或 i486/586/686），Arch Linux用x86_64称呼此64位架构。

基本介绍

• 中文名 ：X86-64
• 外文名 ：X86-64
• 支持 ：64位
• 兼容 ：X86指令集
• 推出公司 ：AMD
• 简称 ：X64

简介,AMD64,架构特色,市场分析,Intel 64,概要,架构特色,作业系统支持,DOS,FreeBSD,Linux,Mac OS X,MenuetOS,NetBSD,OpenBSD,Solaris,Windows,业界称谓惯例,套用产品,

简介

x86-64 （ 又称 x64 ，即英文词 64 -bit e x tended，64位拓展 的简写）是x86架构的64位拓展，向后兼容于16位及32位的x86架构。x64于1999年由AMD设计，AMD首次公开64位集以扩展给x86，称为“ AMD64 ”。其后也为英特尔所采用，现时英特尔称之为“ Intel 64 ”，在之前曾使用过“Clackamas Technology” (CT)、“IA-32e”及“EM64T”。 苹果公司和RPM包管理员以“x86-64”或“x86_64”称呼此64位架构。甲骨文公司及Microsoft称之为“x64”。BSD家族及其他Linux发行版则使用“x64-64”，32位版本则称为“i386”（或 i486/586/686），Arch Linux用x86_64称呼此64位架构。

AMD64

AMD64 指令集被套用在Athlon 64、Athlon 64 FX、Athlon 64 X2、Turion 64、Turion 64 X2、Opteron及较新款的Sempron、Phenom、AMD APU、AMD Ryzen等处理器上。

架构特色

在x86-64出现以前，英特尔与惠普联合设计出IA-64架构；惟IA-64并不与x86兼容，且市场反应较冷淡，同时受制于多个专利权，使其他厂商不能模仿。与x86兼容的AMD64架构便应运而生，其主要特点如名称所述，既有支持64位通用暂存器、64位整数及逻辑运算、以及64位虚拟地址，设计人员又为架构作出不少改进，部分重大改变如下：

• 新增暂存器
• 地址阔度加长
• SSE2、SSE3指令
• NX比特：AMD64其中一个特色是拥有“禁止运行”（No-Execute）的比特，可在一定程度上防止蠕虫病毒以快取溢出的方式来进行攻击。

市场分析

AMD64代表AMD放弃了跟随Intel标准的一贯作风，选择了像把16位的Intel 8086扩展成32位的80386般，去把x86架构扩展成64位版本，且兼容原有标准。 AMD64架构在IA-32上新增了64位暂存器，并兼容早期的16位和32位软体，可使现有以x86为对象的编译器容易转为AMD64版本。除此之外，NX bit也是引人注目的特色之一。 不少人认为，像DEC Alpha般的64位RISC晶片，最终会取代现有过时及多变的x86架构。但事实上，为x86系统而设的套用软体实在太庞大，成为Alpha不能取代x86的主要原因，AMD64能有效地把x86架构移至64位的环境，并且能兼容原有的x86应用程式。

Intel 64

Intel 64 指令集被套用于Pentium 4、Pentium D、Pentium Extreme Edition、Celeron D、Xeon、Intel Core 2、Intel Core i3、Intel Core i5、Intel Core i7及Intel Core i9处理器上。

概要

Intel 64计画的历史可谓相当长及复杂，其原因主要是因为Intel自身的内政问题。该计画开始时，其代号为“Yamhill”，不过Intel一直对外宣称其计画不存在；至2004年初，Intel才改口承认，并把代号改为CT（Clackamas Technology）。在宣布CT计画的数个星期内，Intel为计画给予多个新名称。在2004年春季的Intel开发者论坛后，Intel将之命名为“IA-32E”，意即IA-32的延伸；在数星期后，才改称为EM64T。 Intel曾长时间把该计画保持机密，其原因有以下两点。第一，Intel不想给客户混淆信息，把未来ItaniumIA-64处理器的展望与x86混为一谈；但在Intel眼见使用AMD64的Opteron及Athlon 64获取成功，便需要对竞争者的威胁作出迎击。而第二个原因，是Intel为了自身的面子，必然不会承认使用了对手AMD的技术，因此Intel把该技术以EM64T这个名字来推出，虽然核心与AMD64几乎相同，犹如一对孪生兄弟，但如果Intel使用了AMD64这名字，等于在帮对手做广告宣传。在以往Intel的行销中，Intel总把AMD的产品贬为自家技术的仿制品；不过这回AMD率先开发民用64位技术，Intel需要反过来吸纳AMD的技术，使Intel在研发x86处理器技术的领导地位受到重挫，因此Intel在造势方面便需要使用更多的人力物力。Intel主席Craig Barrett之后也承认，在保密方面，这个机密算是保护得最差的。 在Intel 64（EM64T）的档案中，对于其指令集的起源只字不提；因此有媒体为它起了“iAMD64”这个别名，讽刺Intel在迎击AMD的民用64位技术上，使用了AMD的技术，直接把AMD64吸纳过来，并以新名重新包装使用。后来Intel索性将此技术正式命名为 Intel 64 。

架构特色

Intel 64可使处理器直接访问超过4GB的存储器，容许运行更大的应用程式。而 x86-64 架构也加入了额外的暂存器及其他改良在指令集上。透过64位的存储器地址上限，其理论存储器大小上限达16,000,000TB（16EB），不过在初期的套用上并未能支持完整的64位地址。 Intel在之前已在Itanium处理器上使用了自家的64位IA-64技术，虽然说Intel 64也是64位，但两者并不兼容，即IA-64的软体不能直接在Intel 64上运行。Intel 64所用的x86-64是IA-32指令集的延伸，而IA-64则是另一款独立的架构，没有任何IA-32的影子。虽然IA-64可透过模拟来运行IA-32的指令，但指令在运行前需经转换，才能在IA-64上运行，导致其速度变慢。由于x86-64是从IA-32派生而来，因此运行IA-32与64位程式的表现也显得绰绰有余。 首颗使用Intel 64技术的处理器属于Xeon型号，支持双处理器，其核心名称为Nocona。由于Xeon是直接建基于桌面型Pentium 4的架构上，因此Pentium 4主机板也可使用Intel 64，如使用超执行绪（Hyper-Threading）等。不过Intel 64在初期的Prescott版本尚未激活，其原因大概是当时其尚未完善。在使用Prescott核心E0更新版本的Pentium 4处理器已可使用Intel 64，被称为Pentium 4 F。再者，E0更新版本加入了“禁止运行”比特，称为XD bit（eXecute Disable），相当于AMD64的NX bit。

作业系统支持

以下作业系统均支持长模式（long mode）的x86-64架构。

DOS

在DOS环境下可透过DOS Extender（例如DOS4GW）来进入保护模式。

FreeBSD

FreeBSD在5.1正式版曾为x86-64作试验，至6.0正式版解决了在x86-64运行32位程式出现的一些问题，以及能支持不少驱动程式。

Linux

Linux在2.6版本的核心开始加入长模式，支持x86-64，能兼容32位程式及模拟32位系统，容许在32位的环境下，把程式编译为64位版本。

Mac OS X

Mac OS X 10.6 Snow Leopard 开始提供64位核心，并可以在部分处理器上打开64位核心。64位核心只支持64位的核心扩展，反之亦然；但对于普通应用程式，无论32位或64位核心均可以支持两种位宽的应用程式，但32位程式只能使用4GB的记忆体空间。 Mac OS X 10.5 Leopard 在Intel与PowerPC上提供对Cocoa,Quartz,OpenGL与X11的GUI程式的64位支持，并支持全部的命令行库和程式。但核心仍只有32位版本。 Mac OS X使用通用二进制档案格式将32位和64位程式和库代码包装在同一档案中，在载入时自动选择最合适的版本。在Mac OS X 10.6中，核心和核心扩展也使用通用二进制格式以同时支持两种构架。 苹果公司于2018年4月起，在macOS High Sierra作业系统内运行32位应用程式时，会提醒讯息。并已在2018年6月的WWDC上宣布macOS Mojave将是最后一版支持32位应用程式的macOS。

MenuetOS

x86-64版本的MenuetOS系统于2005年6月推出，虽然原有的32位版本Menuet以GPL授权，但x86-64版本则维持专属，并以免费软体方式发布，以及提供部分组件的原始码。

NetBSD

x86-64版本的NetBSD最早于2001年6月19日被提出，至2004年12月9日推出的NetBSD 2.0已能完全支持x86-64。

OpenBSD

OpenBSD自2004年5月1日推出的3.5版起，已支持x86-64。

Solaris

升阳的Solaris自版本10开始已支持x86-64。

Windows

供客户端使用的Windows XP Professional x64 Edition以及供伺服器使用的Windows Server 2003 SP1 x64 Edition均已于2005年3月推出。Windows Vista、Windows Server 2008、Windows Server 2012、Windows Server 2012 R2、Windows Server 2016、Windows Server 2019、Windows 7、Windows 8、Windows 8.1以及Windows 10均有对应的64位版本。从Windows Server 2008 R2开始的Windows Server作业系统只提供64位版本。

业界称谓惯例

由于AMD64和Intel64基本上一致，很多软硬体产品都使用一种不倾向任何一方的辞汇来表明它们对两种架构的同时兼容。出于这个目的，AMD对这种CPU架构的原始称呼——“x86-64”被不时地使用，还有变体“x86_64”。其他公司如微软和太阳微系统在行销资料中使用“x64”作为对“x86-64”的缩写。 许多作业系统及产品，尤其那些是在Intel进入这块市场之前就引入“x86-64”支持的，使用“AMD64”或“amd64”同时指代AMD64和Intel64。

• BSD系统（如FreeBSD、NetBSD和OpenBSD）和一些Linux发行版（如Debian、Ubuntu、和Gentoo）将AMD64和Intel64都称作“amd64”。Red Hat的RPM将x86-64称为x86_64或x86-64，将32位的IA-32称为i*86（*为数字3-6，比如i386）。Arch Linux将x86-64称为x86_64。
• FedoraPackageKit称64位架构为“x86_64”。
• Java Development Kit（JDK）：包含x86-64档案的目录命名为“amd64”。
• Mac OS X：终端下的命令arch以及开发人员文档都表明苹果称64位架构为“x86_64”。
• Microsoft Windows：称在IA-32处理器上使用64位技术为“x64”，但一些相关目录使用AMD64来标明。例如，Windows x64版安装CD上的系统目录命名为“AMD64”，而32位版本上用“i386”。
• Solaris：作业系统的命令isalist将AMD64和Intel64都定义成“amd64”。

套用产品

以下处理器产品使用了x86-64技术，截至2018年9月，几乎等同于市场上所有消费级产品皆使用x86-64技术。

• AMDK8(AMD64)微处理器架构
• AMDAthlon 64
• AMDAthlon 64 X2
• AMDAthlon 64 FX
• AMDOpteron
• AMDTurion 64
• AMDSempron（限使用E6步进以后的Palermo、全数Manila型号和全数Sparta型号）

AMDK10微处理器架构

• AMDPhenom
• AMDAthlon
• AMDSempron

AMDBulldozer微处理器架构

• AMDFX-Series

AMDAMD Fusion(APU)

• AMDLlano
• AMDOntario
• AMDZacate
• AMDBobcat微处理器架构的CPU核心
• AMDK10微处理器架构的CPU核心

IntelNetBurst(Intel 64)

• IntelXeon（自"Nocona"起的部分型号）
• Celeron D（自"Prescott"起的部分型号）
• Pentium 4（自"Prescott"起的部分型号）
• Pentium D
• Pentium Extreme Edition

Intel Core微处理器架构

• IntelXeon("Woodcrest")
• IntelCore 2
• IntelPentium Dual-Core
• IntelCeleron（自"Core"起的型号）

IntelNehalem微处理器架构

• IntelXeon
• IntelCore i7
• IntelCore i5
• IntelCore i3
• IntelPentium
• IntelCeleron

IntelSandy Bridge微处理器架构

• IntelXeon
• IntelCore i7
• IntelCore i5
• IntelCore i3
• IntelPentium
• IntelCeleron

IntelIvy Bridge微处理器架构

• IntelXeon
• IntelCore i7
• IntelCore i5
• IntelCore i3
• IntelPentium
• IntelCeleron

IntelHaswell微处理器架构

• IntelXeon
• IntelCore i7
• IntelCore i5
• IntelCore i3
• IntelPentium
• IntelCeleron

IntelBroadwell微处理器架构

• IntelXeon
• IntelCore i7
• IntelCore i5
• IntelCore i3

IntelSkylake微处理器架构

• IntelXeon
• IntelCore i7
• IntelCore i5
• IntelCore i3
• IntelPentium
• IntelCeleron

IntelAtom(部分)

x86处理器用了什么指令集

用的x86指令集，当前这是主要的指令集，在它的基础上还有很多附加的指令集，比如说虚拟化相关的指令、向量相关的指令等等很多。

X86与Arm架构的区别，以及新兴开源指令集架构

书接上文【当下主流处理器（CPU）介绍】在文章中我们提到手机端处理器与PC端处理器在制程工艺，功耗，性能上的差距本质上都来自于他们采用的指令集架构不同，本文我们就来简单探讨一下当下最最主流的两种架构 X86 , Arm 架构的底层差距，解释一下为啥会造成上文所提到的种种差异，同时也简单聊聊几大开源的新兴指令集架构。

【 同样，为了提高易读性，我们也不拽那么多专有名词，对于有需要扩展的地方也点到为止。 】

无论是 X86 还是 Arm 背后支撑他们的都是一套完善且专属的指令集，那么什么是指令集呢，这里我们可以简单理解成我们日常语言中的单词，一句完整的话就是将特定的单词按照特定的顺序组合在一起，同样对于计算机（手机也属于计算机）来讲每一次执行一个一个命令就是将特定的指令按照特定的顺序执行一次。

复杂指令集（cisc） :它的设计目的是用最少的机器语言来搞定所需要的的设计任务，简而言之就是人狠话不多，所以他有个前提是本人一定要狠。

精简指令集（risc） :它的设计目的是软件来指定每个操作的步骤，用特地的操作步骤用执行几条指令来替代复杂指令集里面的某条指令，简而言之，人怂破事多，所以自身要求不那么高，（当然这是相对于复杂指令集来讲）。

CISC月RISC的内功心法：

除了 X86 与Arm这两个老大哥其实还有其他的指令集架构他们分别在不同的领域发光发热，比如 RISC-V 与 MIPS 这两个小老弟也渐渐崭露头角了。

这次简单聊了一下CPU背后的秘密，指令集架构，搞清楚了我们平时网上看到或者听别人说的 x86 与 Arm 等是什么东东，其实聊的很浅很浅，如果有兴趣可以去深入了解这方面，从他们的诞生到发展一路过来也是很奇幻的，这些东西构建了我们现在的互联网文明，我们国家在这方面的积累还是太少了，好不容易看到了龙芯的 Loongarch 的架构虽然网络上对它的褒贬不一，我还是很激动，它给了看到了希望和惊喜。

预告： 下一篇，我们聊聊苹果的M系列芯片

X86指令集的内容有哪些

x86汇编指令集数据传输指令 它们在存贮器和寄存器、寄存器和输入输出端口之间传送数据. 1. 通用数据传送指令. MOV 传送字或字节. MOVSX 先符号扩展,再传送. MOVZX 先零扩展,再传送. MOVSX reg16,r/m8 ; o16 0F BE /r MOVSX reg32,r/m8 ; o32 0F BE /r MOVSX reg32,r/m16 ; o32 0F BF /r MOVZX reg16,r/m8 ; o16 0F B6 /r MOVZX reg32,r/m8 ; o32 0F B6 /r MOVZX reg32,r/m16 ; o32 0F B7 /r PUSH 把字压入堆栈. POP 把字弹出堆栈. PUSHA 把AX,CX,DX,BX,SP,BP,SI,DI依次压入堆栈. POPA 把DI,SI,BP,SP,BX,DX,CX,AX依次弹出堆栈. PUSHAD 把EAX,ECX,EDX,EBX,ESP,EBP,ESI,EDI依次压入堆栈. POPAD 把EDI,ESI,EBP,ESP,EBX,EDX,ECX,EAX依次弹出堆栈. BSWAP 交换32位寄存器里字节的顺序 XCHG 交换字或字节.( 至少有一个操作数为寄存器,段寄存器不可作为操作数) CMPXCHG 比较并交换操作数.( 第二个操作数必须为累加器AL/AX/EAX ) XADD 先交换再累加.( 结果在第一个操作数里 ) XLAT 字节查表转换. —— BX 指向一张 256 字节的表的起点, AL 为表的索引值 (0-255,即 0-FFH); 返回 AL 为查表结果. ( -》AL ) 2. 输入输出端口传送指令. IN I/O端口输入. ( 语法: IN 累加器, {端口号│DX} ) OUT I/O端口输出. ( 语法: OUT {端口号│DX},累加器 ) 输入输出端口由立即方式指定时, 其范围是 0-255; 由寄存器 DX 指定时, 其范围是 0-65535. 3. 目的地址传送指令. LEA 装入有效地址. 例: LEA DX,string ;把偏移地址存到DX. LDS 传送目标指针,把指针内容装入DS. 例: LDS SI,string ;把段地址:偏移地址存到DS:SI. LES 传送目标指针,把指针内容装入ES. 例: LES DI,string ;把段地址:偏移地址存到ES:DI. LFS 传送目标指针,把指针内容装入FS. 例: LFS DI,string ;把段地址:偏移地址存到FS:DI. LGS 传送目标指针,把指针内容装入GS. 例: LGS DI,string ;把段地址:偏移地址存到GS:DI. LSS 传送目标指针,把指针内容装入SS. 例: LSS DI,string ;把段地址:偏移地址存到SS:DI. 4. 标志传送指令. LAHF 标志寄存器传送,把标志装入AH. SAHF 标志寄存器传送,把AH内容装入标志寄存器. PUSHF 标志入栈. POPF 标志出栈. PUSHD 32位标志入栈. POPD 32位标志出栈. 二、算术运算指令 ——————————————————————————————————————— ADD 加法. ADC 带进位加法. INC 加 1. AAA 加法的ASCII码调整. DAA 加法的十进制调整. SUB 减法. SBB 带借位减法. DEC 减 1. NEC 求反(以 0 减之). CMP 比较.(两操作数作减法,仅修改标志位,不回送结果). AAS 减法的ASCII码调整. DAS 减法的十进制调整. MUL 无符号乘法. IMUL 整数乘法. 以上两条,结果回送AH和AL(字节运算),或DX和AX(字运算), AAM 乘法的ASCII码调整. DIV 无符号除法. IDIV 整数除法. 以上两条,结果回送: 商回送AL,余数回送AH, (字节运算); 或 商回送AX,余数回送DX, (字运算). AAD 除法的ASCII码调整. CBW 字节转换为字. (把AL中字节的符号扩展到AH中去) CWD 字转换为双字. (把AX中的字的符号扩展到DX中去) CWDE 字转换为双字. (把AX中的字符号扩展到EAX中去) CDQ 双字扩展. (把EAX中的字的符号扩展到EDX中去) 三、逻辑运算指令 ——————————————————————————————————————— AND 与运算. OR 或运算. XOR 异或运算. NOT 取反. TEST 测试.(两操作数作与运算,仅修改标志位,不回送结果). SHL 逻辑左移. SAL 算术左移.(=SHL) SHR 逻辑右移. SAR 算术右移.(=SHR) ROL 循环左移. ROR 循环右移. RCL 通过进位的循环左移. RCR 通过进位的循环右移. 以上八种移位指令,其移位次数可达255次. 移位一次时, 可直接用操作码. 如 SHL AX,1. 移位》1次时, 则由寄存器CL给出移位次数. 如 MOV CL,04 SHL AX,CL 四、串指令 ——————————————————————————————————————— DS:SI 源串段寄存器 :源串变址. ES:DI 目标串段寄存器:目标串变址. CX 重复次数计数器. AL/AX 扫描值. D标志 0表示重复操作中SI和DI应自动增量; 1表示应自动减量. Z标志 用来控制扫描或比较操作的结束. MOVS 串传送. ( MOVSB 传送字符. MOVSW 传送字. MOVSD 传送双字. ) CMPS 串比较. ( CMPSB 比较字符. CMPSW 比较字. ) SCAS 串扫描. 把AL或AX的内容与目标串作比较,比较结果反映在标志位. LODS 装入串. 把源串中的元素(字或字节)逐一装入AL或AX中. ( LODSB 传送字符. LODSW 传送字. LODSD 传送双字. ) STOS 保存串. 是LODS的逆过程. REP 当CX/ECX《》0时重复. REPE/REPZ 当ZF=1或比较结果相等,且CX/ECX《》0时重复. REPNE/REPNZ 当ZF=0或比较结果不相等,且CX/ECX《》0时重复. REPC 当CF=1且CX/ECX《》0时重复. REPNC 当CF=0且CX/ECX《》0时重复. 五、程序转移指令 ——————————————————————————————————————— 1》无条件转移指令 (长转移) JMP 无条件转移指令 CALL 过程调用 RET/RETF过程返回. 2》条件转移指令 (短转移,-128到+127的距离内) ( 当且仅当(SF XOR OF)=1时,OP1 JA/JNBE 不小于或不等于时转移. JAE/JNB 大于或等于转移. JB/JNAE 小于转移. JBE/JNA 小于或等于转移. 以上四条,测试无符号整数运算的结果(标志C和Z). JG/JNLE 大于转移. JGE/JNL 大于或等于转移. JL/JNGE 小于转移. JLE/JNG 小于或等于转移. 以上四条,测试带符号整数运算的结果(标志S,O和Z). JE/JZ 等于转移. JNE/JNZ 不等于时转移. JC 有进位时转移. JNC 无进位时转移. JNO 不溢出时转移. JNP/JPO 奇偶性为奇数时转移. JNS 符号位为 "0" 时转移. JO 溢出转移. JP/JPE 奇偶性为偶数时转移. JS 符号位为 "1" 时转移. 3》循环控制指令(短转移) LOOP CX不为零时循环. LOOPE/LOOPZ CX不为零且标志Z=1时循环. LOOPNE/LOOPNZ CX不为零且标志Z=0时循环. JCXZ CX为零时转移. JECXZ ECX为零时转移. 4》中断指令 INT 中断指令 INTO 溢出中断 IRET 中断返回 5》处理器控制指令 HLT 处理器暂停, 直到出现中断或复位信号才继续. WAIT 当芯片引线TEST为高电平时使CPU进入等待状态. ESC 转换到外处理器. LOCK 封锁总线. NOP 空操作. STC 置进位标志位. CLC 清进位标志位. CMC 进位标志取反. STD 置方向标志位. CLD 清方向标志位. STI 置中断允许位. CLI 清中断允许位. 六、伪指令 ——————————————————————————————————————— DW 定义字(2字节). PROC 定义过程. ENDP 过程结束. SEGMENT 定义段. ASSUME 建立段寄存器寻址. ENDS 段结束. END 程序结束. 七、寄存器1. Register usage in 32 bit WindowsFunction parameters are passed on the stack according to the calling conventions listed onpage 13. Parameters of 32 bits size or less use one DWORD of stack space. Parametersbigger than 32 bits are stored in little-endian form, i.e. with the least significant DWORD at thelowest address, and DWORD aligned.Function return values are passed in registers in most cases. 8-bit integers are returned inAL, 16-bit integers in AX, 32-bit integers, pointers, and Booleans in EAX, 64-bit integers inEDX:EAX, and floating-point values in ST(0). Structures and class objects not exceeding64 bits size are returned in the same way as integers, even if the structure contains floatingpoint values. Structures and class objects bigger than 64 bits are returned through a pointerpassed to the function as the first parameter and returned in EAX. Compilers that don’tsupport 64-bit integers may return structures bigger than 32 bits through a pointer. TheBorland compiler also returns structures through a pointer if the size is not a power of 2.Registers EAX, ECX and EDX may be changed by a procedure. All other general-purposeregisters (EBX, ESI, EDI, EBP) must be saved and restored if they are used. The value ofESP must be divisible by 4 at all times, so don’t push 16-bit data on the stack. Segmentregisters cannot be changed, not even temporarily. CS, DS, ES, and SS all point to the flatsegment group. FS is used for a thread environment block. GS is unused, but reserved.Flags may be changed by a procedure with the following restrictions: The direction flag is 0by default. The direction flag may be set temporarily, but must be cleared before any call orreturn. The interrupt flag cannot be cleared. The floating-point register stack is empty at theentry of a procedure and must be empty at return, except for ST(0) if it is used for returnvalue. MMX registers may be changed by the procedure and if so cleared by EMMS beforereturning and before calling any other procedure that may use floating-point registers. AllXMM registers can be modified by procedures. Rules for passing parameters and returnvalues in XMM registers are described in Intel’s application note AP 589 "SoftwareConventions for Streaming SIMD Extensions". A procedure can rely on EBX, ESI, EDI, EBPand all segment registers being unchanged across a call to another procedure.2. Register usage in LinuxThe rules for register usage in Linux appear to be almost the same as for 32-bit windows.Registers EAX, ECX, and EDX may be changed by a procedure. All other general-purposeregisters must be saved. There appears to be no rule for the direction flag. Function returnvalues are transferred in the same way as under Windows. Calling conventions are thesame, except for the fact that no underscore is prefixed to public names. I have noinformation about the use of FS and GS in Linux. It is not difficult to make an assemblyfunction that works under both Windows and Linux, if only you take these minor differencesinto account.八、位操作指令，处理器控制指令1.位操作指令，8086新增的一组指令，包括位测试，位扫描。BT,BTC,BTR,BTS,BSF,BSR1.1 BT(Bit Test)，位测试指令，指令格式: BT OPRD1,OPRD2,规则：操作作OPRD1可以是16位或32位的通用寄存器或者存储单元。操作数OPRD2必须是8位立即数或者是与OPRD1操作数长度相等的通用寄存器。如果用OPRD2除以OPRD1，假设商存放在Divd中，余数存放在Mod中，那么对OPRD1操作数要进行测试的位号就是Mod,它的主要功能就是把要测试位的值送往CF，看几个简单的例子：1.2 BTC(Bit Test And Complement)，测试并取反用法和规则与BT是一样，但在功能有些不同，它不但将要测试位的值送往CF，并且还将该位取反。1.3 BTR(Bit Test And Reset)，测试并复位，用法和规则与BT是一样，但在功能有些不同，它不但将要测试位的值送往CF，并且还将该位复位(即清0)。1.4 BTS(Bit Test And Set)，测试并置位，用法和规则与BT是一样，但在功能有些不同，它不但将要测试位的值送往CF，并且还将该位置位(即置1)。1.5 BSF(Bit Scan Forward)，顺向位扫描，指令格式:BSF OPRD1,OPRD2，功能：将从右向左(从最低位到最高位）对OPRD2操作数进行扫描，并将第一个为1的位号送给操作数OPRD1。操作数OPRD1，OPRD2可以是16位或32位通用寄存器或者存储单元，但OPRD1和OPRD2操作数的长度必须相等。1.6 BSR(Bit Scan Reverse)，逆向位扫描，指令格式:BSR OPRD1,OPRD2，功能：将从左向右(从最高位到最低位）对OPRD2操作数进行扫描，并将第一个为1的位号送给操作数OPRD1。操作数OPRD1，OPRD2可以是16位或32位通用寄存器或存储单元，但OPRD1和OPRD2操作数的长度必须相等。1.7 举个简单的例子来说明这6条指令:AA DW 1234H,5678HBB DW 9999H,7777HMOV EAX,12345678HMOV BX,9999HBT EAX,8;CF=0,EAX保持不变BTC EAX,8;CF=0,EAX=12345778HBTR EAX,8;CF=0,EAX=12345678HBTS EAX,8;CF=0,EAX=12345778H BSF AX,BX;AX=0BSR AX,BX;AX=15BT WORD PTR 的内容不变BTC WORD PTR =1223HBTR WORD PTR =1223HBTS WORD PTR =1234HBSF WORD PTR =0;BSR WORD PTR =15(十进制) BT DWORD PTR 的内容保持不变BTC DWORD PTR =76779999HBTR DWORD PTR =76779999HBTS DWORD PTR =77779999HBSF DWORD PTR =0BSR DWORD PTR =31(十进制) 2.处理器控制指令处理器控制指令主要是用来设置/清除标志，空操作以及与外部事件同步等。2.1 CLC，将CF标志位清0。2.2 STC，将CF标志位置1。2.3 CLI，关中断。2.4 STI，开中断。2.5 CLD，清DF=0。2.6 STD，置DF=1。2.7 NOP，空操作，填补程序中的空白区，空操作本身不执行任何操作，主要是为了保持程序的连续性。2.8 WAIT，等待BUSY引脚为高。2.9 LOCK，封锁前缀可以锁定其后指令的操作数的存储单元，该指令在指令执行期间一直有效。在多任务环境中，可以用它来保证独占其享内存，只有以下指令才可以用LOCK前缀: XCHG,ADD,ADC,INC,SUB,SBB,DEC,NEG,OR,AND,XOR,NOT,BT,BTS,BTR,BTC3.0 说明处理器类型的伪指令 .8086，只支持对8086指令的汇编 .186，只支持对80186指令的汇编 .286，支持对非特权的80286指令的汇编 .286C，支持对非特权的80286指令的汇编 .286P，支持对80286所有指令的汇编 .386，支持对80386非特权指令的汇编 .386C，支持对80386非特权指令的汇编 .386P，支持对80386所有指令的汇编 只有用伪指令说明了处理器类型，汇编程序才知道如何更好去编译，连接程序，更好地去检错。九，FPU instructions(摘自fasm的帮助文档中,有时间我会反它翻译成中文的) The FPU (Floating-Point Unit) instructions operate on the floating–point values in three formats: single precision (32–bit), double precision (64–bit) and double extended precision (80–bit). The FPU registers form the stack and each of them holds the double extended precision floating–point value. When some values are pushed onto the stack or are removed from the top, the FPU registers are shifted, so st0 is always the value on the top of FPU stack, st1 is the first value below the top, etc. The st0 name has also the synonym st. fld pushes the floating–point value onto the FPU register stack. The operand can be 32–bit, 64–bit or 80–bit memory location or the FPU register, it’s value is then loaded onto the top of FPU register stack (the st0 register) and is automatically converted into the double extended precision format. fld dword ; load single prevision value from memory fld st2 ; push value of st2 onto register stack fld1, fldz, fldl2t, fldl2e, fldpi, fldlg2 and fldln2 load the commonly used contants onto the FPU register stack. The loaded constants are +1.0, +0.0, log2 10, log2 e, pi, log10 2 and ln 2 respectively. These instructions have no operands. fild convert the singed integer source operand into double extended precision floating-point format and pushes the result onto the FPU register stack. The source operand can be a 16–bit, 32–bit or 64–bit memory location. fild qword ; load 64-bit integer from memory fst copies the value of st0 register to the destination operand, which can be 32–bit or 64–bit memory location or another FPU register. fstp performs the same operation as fst and then pops the register stack, getting rid of st0. fstp accepts the same operands as the fst instruction and can also store value in the 80–bit memory. fst st3 ; copy value of st0 into st3 register fstp tword ; store value in memory and pop stack fist converts the value in st0 to a signed integer and stores the result in the destination operand. The operand can be 16–bit or 32–bit memory location. fistp performs the same operation and then pops the register stack, it accepts the same operands as the fist instruction and can also store integer value in the 64–bit memory, so it has the same rules for operands as fild instruction. fbld converts the packed BCD integer into double extended precision floating–point format and pushes this value onto the FPU stack. fbstp converts the value in st0 to an 18–digit packed BCD integer, stores the result in the destination operand, and pops the register stack. The operand should be an 80–bit memory location. fadd adds the destination and source operand and stores the sum in the destination location. The destination operand is always an FPU register, if the source is a memory location, the destination is st0 register and only source operand should be specified. If both operands are FPU registers, at least one of them should be st0 register. An operand in memory can be a 32–bit or 64–bit value. fadd qword ; add double precision value to st0 fadd st2,st0 ; add st0 to st2 faddp adds the destination and source operand, stores the sum in the destination location and then pops the register stack. The destination operand must be an FPU register and the source operand must be the st0. When no operands are specified, st1 is used as a destination operand. 38 CHAPTER 2. INSTRUCTION SET faddp ; add st0 to st1 and pop the stack faddp st2,st0 ; add st0 to st2 and pop the stack fiadd instruction converts an integer source operand into double extended precision floating–point value and adds it to the destination operand. The operand should be a 16–bit or 32–bit memory location. fiadd word ; add word integer to st0 fsub, fsubr, fmul, fdiv, fdivr instruction are similar to fadd, have the same rules for operands and differ only in the perfomed computation. fsub substracts the source operand from the destination operand, fsubr substract the destination operand from the source operand, fmul multiplies the destination and source operands, fdiv divides the destination operand by the source operand and fdivr divides the source operand by the destination operand. fsubp, fsubrp, fmulp, fdivp, fdivrp perform the same operations and pop the register stack, the rules for operand are the same as for the faddp instruction. fisub, fisubr, fimul, fidiv, fidivr perform these operations after converting the integer source operand into floating–point value, they have the same rules for operands as fiadd instruction. fsqrt computes the square root of the value in st0 register, fsin computes the sine of that value, fcos computes the cosine of that value, fchs complements its sign bit, fabs clears its sign to create the absolute value, frndint rounds it to the nearest integral value, depending on the current rounding mode. f2xm1 computes the exponential value of 2 to the power of st0 and substracts the 1.0 from it, the value of st0 must lie in the range ?1.0 to +1.0. All these instruction store the result in st0 and have no operands. fsincos computes both the sine and the cosine of the value in st0 register, stores the sine in st0 and pushes the cosine on the top of FPU register stack. fptan computes the tangent of the value in st0, stores the result in st0 and pushes a 1.0 onto the FPU register stack. fpatan computes the arctangent of the value in st1 divided by the value in st0, stores the result in st1 and pops the FPU register stack. fyl2x computes the binary logarithm of st0, multiplies it by st1, stores the result in st1 and pop the FPU register stack; fyl2xp1 performs the same operation but it adds 1.0 to st0 before computing the logarithm. fprem computes the remainder obtained from dividing the

x86架构是什么意思

x86一般有两种含义，一种指的是32位系统的意思；另一种指的是32bit，其中的bit代表32位版本的系统。x86的意思指的是32位系统，它是由Intel推出的一种复杂指令集，用于控制芯片的运行的程序，现在X86已经广泛运用到了家用PC领域。X86可以称作为32bit，其中的bit代表32位版本的系统，同时X86系统最大只能识别到内存是3、75G。而X64就是通常所说的64bit，是指64位的操作系统，64位系统最大支持内存总数高达128G，对于内存非常大的服务器基本都是装的64位系统，64位可以很好的利用大内存，如果大内存装32位那是对内存的一种浪费。

CPU处理器架构之争系列（一）：英特尔经典x86架构

在集成电路的发展历程中，有一家公司必须被提及，那就是英特尔。不论是其创始人诺伊斯发明了可工业化生产硅芯片的平面工艺技术，还是后来在微处理器领域引领全球数十年，英特尔在集成电路领域的成就都是令人敬重的。

1971年英特尔发明了微处理4004，由此开启了微处理器快速发展的浪潮。 1978年，英特尔推出了首款基于x86架构的16位处理器 8086 CPU 。当时英特尔与IBM合作，推出基于8086处理器的PC，在市场上获得巨大成功，这也使x86迅速发展成为PC标准平台。

早年采用x86架构的企业其实也有数家，但最后就剩AMD能够与英特尔竞争，这其中关键竞争要素不仅在芯片设计技术上，还在于领先的工艺技术。

x86架构采用可变指令长度的复杂指令集（Complex Instruciton Set Computer，CISC）架构。与精简指令集（Reduced Instruciton Set Computer，RISC）相比，CISC执行效率更低。

另外x86架构有一个重要特点就是向前兼容 。每次架构的升级一定程度上帮助英特尔建立了更高的生态壁垒，但同时这也是困扰x86架构速度提升的一个 历史 包袱。 为了顾全兼容性和高性能，Intel推出的x86的新架构，把x86指令转换成类似RISC的微指令，然后再执行，以此获得和RISC相当的性能，同时仍然能够前向兼容。

英特尔于1985年推出了基于32位的80386 CPU，扩展了x86架构的位数，提升了CPU的性能。而后在32位处理器向64位处理器转移的过程中，英特尔也想尝试放弃前向兼容，采用新架构，和RISC的ARM硬拼。但是失败了，因为已有的软件生态不支持这样的新架构。

与此同时，老对手AMD在继承32位x86架构基础上，率先推出了64位的x86架构处理器。并于微软操作系统形成良好互动，英特尔只能放弃原来自己的新架构，采用AMD的64位架构进行扩展。

关于32位处理器为何要升级到64位处理器，主要原因是32位处理器能处理的最大内存容量是4GB（2的32次方），无法满足日益增长的内存容量需求，因此需要进行升级。

目前x86架构的应用领域非常广泛，涵盖了PC、服务器、工作站等领域。目前苹果的MacBook用的也是x86架构处理器。不过谷歌推出的Chromebook部分采用ARM处理器。另外苹果宣布2020年MacBook将放弃Intel的x86处理器，采用自家ARM处理器。

不可否认目前x86架构正在遭遇来自移动霸主ARM的强力挑战。但是英特尔也在不断提升工艺，以及优化架构。未来x86架构将如何继续捍卫自己的地盘，让我们拭目以待！

X86服务器一般使用的是精简指令集对吗

不对。X86一般使用的不是精简指令集，而是复杂指令集。X86服务器也称为CISC（复杂指令集）体系结构服务器，通常称为PC服务器。